Im Quellenvergleich
Worin die Quellen übereinstimmen
IBM hat eine neue Chip-Architektur namens „Nanostack“ vorgestellt, die Transistoren vertikal stapelt. Die Technologie wird als Sub-1-Nanometer-Knoten (0,7 nm oder 7 Ångström) bezeichnet und integriert fast 100 Milliarden Transistoren auf einer fingernagelgroßen Fläche – fast doppelt so viele wie die 2-nm-Technologie von 2021. Die Chips sollen für KI, Cloud-Infrastruktur und nächste Elektronikgenerationen gedacht sein. Ein marktreifes Produkt gibt es noch nicht; erste Komponenten werden in den nächsten fünf Jahren erwartet.
Worin sie sich unterscheiden
Leistungs- und Effizienzversprechen- Die Chips sollen bis zu 50 Prozent mehr Leistung oder 70 Prozent mehr Energieeffizienz bieten als der 2-nm-Knoten.1
- Die Architektur verspricht mehr Rechenleistung ohne entsprechenden Energieanstieg.2
Einordnung der Knotenbezeichnung- Die IBM gibt an, die Technologie experimentell validiert zu haben.1
- Der Begriff „Sub-1-Nanometer“ ist irreführend, da physisch kleinere Strukturen als ein Nanometer kaum zuverlässig herstellbar sind. IBM meint damit die Leistungssteigerung, die man von einem theoretischen Chip unter einem Nanometer erwarten würde. Solche Knotenbezeichnungen haben seit Jahrzehnten nichts mehr mit den tatsächlichen physikalischen Abmessungen zu tun.2
Zusätzliche technische Details- Jedes Nanosheet ist etwa 5 nm dick. Die Technik erlaubt, verschiedene Materialkombinationen pro Schicht zu nutzen und so Leistung und Energieverbrauch unabhängig zu optimieren. Ein weiterer Vorteil sei ein Fortschritt von 40 Prozent bei der Skalierbarkeit von SRAM-Speicher.1